Zilog Z80000

Den Z80000 er den 32-bit mikroprocessor lanceret af Zilog selskab i 1986. Dens CMOS -versionen var Z320.

Arkitektoniske elementer

En delmængde af arkitekturen af Z80000 blev implementeret i 1979 i processoren 16-  bit Z8000 , hvilket muliggør brug med Z80000 enhederne designet til Z8000, såsom controller til seriel kommunikation Z8030 og controller DMA Z8016. Z80000 kunne udføre kode, der blev kompileret til Z8000, men ikke en Zilog Z80 , og var derfor ikke kompatibel med arkitekturen x86 fra Intel . Bemærkelsesværdigt økonomisk i silicium (knap 91.000  transistorer), var den begrebsmæssigt ganske foran sine Intel-konkurrenter, men dens markedsføring mislykkedes fuldstændigt på grund af de forsinkelser, der blev taget med at færdiggøre den (annonceret i 1983, den blev først markedsført i 1986), vanskeligheder med at gøre sin forgænger Z8000 mere pålidelig, hvilket var blevet markedsført for tidligt med mange bugs og frem for alt dets uforenelighed med Intels x86-processorer, der var referencearkitekturen.

De avancerede funktioner i Z80000 var som følger:

• Udførelsen af instruktionerne var fuldt ud rørledt på seks niveauer, hvilket tillod en vis parallelitet i brugen af ​​de hardwired-ressourcer i kredsløbet:

1. Jeg nstruction F ETCH  :
   • Forøgelse af den ordinære tæller (instruktionsmarkør).
   • Sammenligning af de indbyggede cache- tags .
2. I nstruction D ECODING  :
   • Læs fra instruktionscache .
   • Generering af mikroinstruktioner .
3. En DDRESS C ALCULATION  :
   • Beregning af logiske adresser.
   • Sammenligning af adresse konvertering cache etiketter ( T ranslation L ookaside B uffer ).
   • Bestemmelse af fysiske adresser fra adresseoversættelsescachen.
4. O PERAND F ETCH  :
   • Sammenligning af de indbyggede cache-etiketter.
   • Læsning af skjulte data.
5. EX- udførelse  :
   • Læsning registre .
   • Aritmetiske og logiske beregninger.
   • Skrivning af registre.
6. O PERAND S TORE  :
   • Opdatering af binære indikatorer .
   • Skriv cachelagrede data.
   • Skrivning af data i hukommelsen.

• Ligesom Z8000 , kunne denne processor fungere i et system, tilstand og en normal tilstand (kontrolleret af bit # 14 af F LAG & C ONTROL W ORD ) for at isolere ansøgninger fra driften systemets funktioner . Kun koder, der kører i systemtilstand, kunne få adgang til I / O-funktioner og kontrolregistre samt hukommelsesplads i systemtilstand. En separat stak til system- og normale tilstande sikrede yderligere arkitekturen.

• Den Z80000 anvendt 32- bit logiske  adresser , som gør det muligt at tage fat på op til 4  GiB af RAM . Konverteringen af ​​logiske adresser til fysiske adresser blev håndteret af en integreret hukommelsesstyringsenhed, som også understøttede personsøgning af RAM til 1 KiB- sider  . Tre adresseringsformater kunne vælges ved hjælp af to bits i F LAGS & C ONTROL W ORD (bits # 15 udvidet / kompakt og # 10 lineær / segmenteret ):

1. Kompakt  : En ensartet 64  KiB 16-  bit adresse plads svarende til den ikke-segmenterede tilstand af Z8000
2. Segmenteret  : et segmenteret adresseområde på 2  GiB over 32  bit , ikke 4  GiB, fordi den mest betydningsfulde bit af den logiske adresse blev brugt til at specificere størrelsen på segmentet:
   • eller 32 768 segmenter på 64  KB med forskydninger på 16  bit
   • eller 128 segmenter på 16  Mio med forskydninger på 24  bit
3. Lineær  : et ensartet adresseområde på 4  GiB over 32  bit

• Den registerbanken bestod af seksten 32- bit generelle  registre , som kunne anvendes som akkumulatorer , indekser eller pejlemærker i hukommelsen . To andre registre ( F RAME P OINTER og S TACK P OINTER henholdsvis markører og stack) blev brugt til at kæde opkald til procedurer med instruktionerne C ALL , E NTER , E XIT og R eTurn . Et 32- bit register  blev brugt som en instruktionsmarkør, mens et 16- bit register  indeholdt maskinens statusord og binære flag ( F LAGS & C ONTROL W ORD ), som blev gemt implicit under afbrydelser og fælder. Ni andre specielle registre blev brugt til at kontrollere processorstatus, systemkonfiguration og hukommelsesstyring.

• De seksten 32-bit generelle registre (RR0, RR2 .. RR28, RR30) kunne fås som otte 64- bit- registre  (RQ0, RQ4 .. RQ24, RQ28). De første otte 32- bit generelle registre  (RR0, RR2 .. RR12, RR14) kunne også fås som seksten 16- bit registre  (R0, R1 .. R14, R15), hvoraf de første otte (R0, R1 .. R6, R7) kunne igen tilgås som seksten 8- bit- registre  (RH0, RL0, RH1, RL1 .. RH6, RL6, RH7, RL7).

• En 256- byte associativ cache  struktureret i seksten 16- byte blokke  blev indbygget i processorkredsløbet og tjente som niveau 1 cache til både instruktioner og data.

• Den E Xtended P ROCESSING En RCHITECTURE blev især designet til at styre en Zilog Z8070 floating point beregning enhed .

• Den Z80000 designet til støtte multiprocessor konfigurationer hjælp af en dedikeret registret ( H ARDWARE I NTERFACE C ONTROL R egistrering ), som tillod, at visse aspekter af hardwarekonfiguration omkring Z80000 skal specificeres, såsom hastigheden af en processor , dens bus bredde og antallet af ventetilstande som standard.

Noter og referencer

1. Forudsat at der ikke er noget opkald til hukommelsesstyringsenhederne Z010 og Z015.
2. For the record, det var ikke før 1989 og 1990, at den fuldt pipeline Intel 80486 og Motorola 68040 henholdsvis ankommet på markedet .
3. Motorola udgav en integreret MMU i 1987 med 68030 .
4. Z8070 blev aldrig afsluttet, og dens design blev forladt for tidligt.

Se også

Relaterede artikler

• Zilog Z80
• Zilog Z8000
• Zilog Z8070

eksterne links

• Zilog Z80000 teknisk manual (1984)

Bibliografi