Xilinx, Inc. | |
![]() | |
Skabelse | 1984 |
---|---|
Nøgledatoer |
1985 : Markedsføring af den første FPGA 1990 : IPO |
Nøgletal | R. Freeman: medstifter B. Vonderschmitt: medstifter J. Barnett: medstifter M. Gavrielov: CEO |
Lovlig kontrakt | Aktieselskab ( NASDAQ : XLNX ) |
Handling | NASDAQ (XLNX) |
Slogan | Det programmerbare logikfirma |
Hovedkontoret | 2100 Logic Drive San Jose , Californien USA |
Retning | Victor Peng (siden 2018) |
Aktivitet | Halvledere |
Produkter | Programmerbare logiske kredsløb |
Effektiv | 4.443 ved udgangen af 2019 |
Internet side | (da) http://www.xilinx.com/ |
Kapitalisering | 18.717 millioner USD i 2020 |
Omsætning | 3.059 millioner dollars i marts 2019 |
Nettoresultat | 890 millioner USD i marts 2019 |
Xilinx (fuldt navn Xilinx, Inc. ) er et firma amerikansk af halvledere .
Opfinder af FPGA , Xilinx er en af de største virksomheder, der specialiserer sig i udvikling og markedsføring af programmerbare logiske komponenter og tilknyttede tjenester såsom elektronisk CAD-software, genanvendelige immaterielle ejendomsblokke og træning.
Det 27. oktober 2020, AMD annoncerer sin hensigt om at erhverve Xilinx.
Xilinx blev grundlagt i 1984 af tre tidligere Zilog- medarbejdere : Ross Freeman; Bernie Vonderschmitt og Jim Barnett, hvis forretningsplan kogte ned til kommercialisering af elektroniske komponenter baseret på et så nyt koncept: den programmerbare logik.
Selvom virksomheden er beliggende i Silicon Valley , har den valgt ikke at investere i sit eget støberi, men tværtimod at overlade produktionsfasen af dets komponenter til partnere. Denne driftsmodel, kaldet fabless , er siden blevet bredt demokratiseret.
Virksomheden udgav sit første produkt i 1985 , XC2064 FPGA. To år senere åbnede hun salgskontorer i Europa og Japan. I 1990 blev Xilinx noteret på NASDAQ- børsen og opnåede i 2000 et salg på over en milliard dollars .
ErhvervelserUnder udviklingen købte Xilinx forskellige virksomheder:
Fra 2007 har virksomheden centre og kontorer i 20 lande.
Xilinx's kommercielle tilbud er opdelt i flere intervaller:
Denne type FPGA er målrettet til applikationer med høj merværdi:
Rangordning af Virtex-serien i kronologisk rækkefølge:
Den første generation af Virtex introducerede integrationen af dual-port DPRAM- hukommelse og forsinkelseslåste sløjfer ( DLL ) direkte i FPGA-matrixen.
De følgende generationer bragte, ud over en stigning i ydeevne og logisk kapacitet, dedikerede multiplikatorer ("hårdkodet" i FPGA-matrixen) derefter en PowerPC- processor og multi-gigabit serielle transceivere (hvilket gør det muligt at understøtte Gigabit Ethernet direkte , og for nylig PCI-Express samt Serial ATA ). De dedikerede multiplikatorer blev derefter fuldgyldige dedikerede DSP-blokke.
Fulde navn | Introduktion | Reference | Fremstillingsproces | Nye funktioner introduceret | Transceiverse | PowerPC | Bemærkninger |
---|---|---|---|---|---|---|---|
Virtex | 1998 | XCVxxxx- | 220 nm; 5 lag; 2,5 V | DLL og DPRAM | Ingen | Ingen | Model baseret på XC4000 |
Virtex-E | 1999 | XCVxxx0E- | 180 nm; 6 lag; 1,8 V | LVDS support | Ingen | Ingen | |
Virtex-E EM | 2000 | XCV405E- og XCV812E- | 180 nm; 6 lag; 1,8 V | Mængden af DPRAM stiger | Ingen | Ingen | |
Virtex-II | 2001 | XC2Vxxxx- | 150 nm; 8 lag; 1,5 V | Kabelforbundne multiplikatorer | Ingen | Ingen | |
Virtex-II Pro | 2002 | XC2VPxxx- | 130 nm; 9 lag; 1,5 V | Transceivere; PowerPC | 3.125 Gbit / s | Ja | |
Virtex-II Pro X | 2003 | XC2VPXxx- | 130 nm; 9 lag; 1,5 V | 10 Gbit / s transceivere | 4.25+ Gbit / s | Ja | Produktionen stoppede; Transceivere modtagelige for PVT variationer |
Virtex-4 LX | 2004 | XC4VLXxxx- | 90 nm; 11 lag; 1,2 V | DSP blokerer ledninger | Ingen | Ingen | Flere logiske ressourcer end Virtex-4 SX |
Virtex-4 SX | 2004 | XC4VSXxx- | 90 nm; 11 lag; 1,2 V | Kabelforbundne DSP-blokke | Ingen | Ingen | Flere DSP-blokke end Virtex-4 LX |
Virtex-4 FX | 2004 | XC4VFXxx- | 90 nm; 11 lag; 1,2 V | Kabelforbundne DSP-blokke | 6.125 Gbit / s | Ja | Transceivere modtagelige for PVT variationer |
Virtex-5 LX | 2006 | XC5VLXxxx- | 65 nm; 12 lag; 1,0 V | 6 input LUT | Ingen | Ingen | Flere logiske ressourcer end Virtex-5 SXT |
Virtex-5 LXT | 2007 | XC5VLXTxxx- | 65 nm; 12 lag; 1,0 V | 6 input LUT | 3.125 Gbit / s | Ingen | Flere logiske ressourcer end Virtex-5 SXT |
Virtex-5 SXT | 2007 | XC5VSXTxxx- | 65 nm; 12 lag; 1,0 V | 6 input LUT | 3.125 Gbit / s | Ingen | Flere DSP-blokke end Virtex-5 LX / LXT |
Virtex-5 FXT | 2008 | XC5VFXTxxx- | 65 nm; 12 lag; 1,0 V | 6 input LUT og GTX | 6,5 Gbit / s | Ja | Samme som LXT og indeholder 2 PowerPC440 kerner |
Virtex-5 TXT | 2008 | XC5VTXTxxx- | 65 nm; 12 lag; 1,0 V | 6 input LUT og GTX | 6,5 Gbit / s | Ja | Baseret på FXT-versionen med dobbelt så mange GTX-transceivere |
Virtex-6 LX og LXT | 2009 | XC6VLXxxx XC6VLXxxxT | 40 nm | 6,5 Gbit / s (kun LXT) | Ingen | ||
Virtex-6 SXT | 2009 | XC6VSXxxxT | 40 nm | 6,5 Gbit / s | Ingen | Optimeret til tunge digitale signalbehandlingsapplikationer | |
Virtex-7 | 2010 | XC7VxxxT | 28 nm | 13.1 Gbit / s | |||
Virtex UltraScale | 20 nm | ||||||
Virtex UltraScale + | 16 nm |
Fulde navn | Introduktion | Reference | Fremstillingsproces | Bemærkninger |
---|---|---|---|---|
Spartansk | XCSxx- | 5 V | ||
Spartan-XL | 1998 | XCSxxXL- | 3,3 V | |
Spartan-II | 2000 | XC2Sxxx- | 2,5 V | |
Spartan-IIE | 2000 | XC2SxxxE- | 1,8 V | Baseret på Virtex-E |
Spartan-3 | 2003 | XC3Sxxxx- | Baseret på Virtex-II | |
Spartan-3E | ||||
Spartan-3A | ||||
Spartan-3AN | FPGA-konfigurationsdata opbevares i komponenten | |||
Spartan-6 | 02 Februar 2009 | XC6SLXxxx (T) - | 1,2 V , 45 nm, ni metallag | |
XA Spartan-6 | 02 marts 2010 | XA6SLXxxx (T) - | 1,2 V , 45 nm, ni metallag | FPGA'er i bilkvalitet |
Spartan-6Q | 08 november 2010 | XQ6SLXxxx (T) - | 1,2 V , 45 nm, ni metallag | Forsvarskvalitets FPGA'er |
Xilinx tilbyder XC9500-serierne, komplekse programmerbare logiske kredsløb, afledt af CoolRunner-kredsløb erhvervet fra Philipps Semiconductors i 1999 .
Xilinx markedsfører en hel række udviklingsværktøjer til at udnytte dets komponenter.
Indtil 2012 blev hardwaredesignet leveret i Xilinx ISE- værktøjet, og der var et integreret udviklingsmiljø, Xilinx EDK , der var målrettet mod bløde kerner (microblaze) og hårde kerner (PowerPC eller ARM) processorer integreret i FPGA. Integrerer sig selv to delmængder, XPS til integration af IP og SDK til udvikling af indlejret program i C / C ++ sprog til det således oprettede mål.
Siden 2012, de komponenter, der indeholder flere og flere logiske celler, tilbyder Xilinx et nyt hardwareudviklingsværktøj: Vivado , der kun understøtter komponenter siden 7-serien indgraveret i 28 nm (2010). Siden da har Xilinx-værktøjer i stigende grad målrettet softwareingeniører ved at tilføje flere og mere tilpassede udviklingsløsninger.
I 2020 er softwaretilbudet:
Xilinx er opfinderen af FPGA, det programmerbare SoC (fuldt programmerbart system på en chip: logik, processor og I / O) og nu ACAP.